Sharp MZ-Serie FPGA-Emulation v2.0
Zusammenfassung
Der Sharp MZ Serie Emulator v2.0 ist eine bedeutende Weiterentwicklung der urspruenglichen MiSTer-basierten Emulation, portiert auf die tranZPUter SW-700 Hardwareplattform. Er bietet vollstaendige FPGA-Emulation von acht Sharp MZ-Computern (MZ-80K, MZ-80C, MZ-1200, MZ-80A, MZ-700, MZ-800, MZ-80B, MZ-2000) innerhalb einer physischen Sharp MZ-Maschine. Die physische Tastatur, der Tonausgang und das Kassettenlaufwerk der Host-Maschine sind zusammen mit FPGA-emulierten Aequivalenten integriert, was einen nahtlosen Wechsel zwischen realen und virtuellen Hardwareressourcen ermoeglicht.
Das v2.0-Design basiert auf einer modularen FPGA-Architektur auf einem Cyclone IV E FPGA (EP4CE115F23I7 oder EP4CE75F23I7), mit einem MAX7000AE CPLD fuer das Busmanagement und einem ARM Cortex-M4 (K64F) als I/O-Prozessor fuer Konfiguration, Menueanzeige und Dateiverwaltung.
Das v2.0-Design basiert auf einer modularen FPGA-Architektur auf einem Cyclone IV E FPGA (EP4CE115F23I7 oder EP4CE75F23I7), mit einem MAX7000AE CPLD fuer das Busmanagement und einem ARM Cortex-M4 (K64F) als I/O-Prozessor fuer Konfiguration, Menueanzeige und Dateiverwaltung.
Architekturuebersicht
Der v2.0-Emulator ist ein Drei-Schichten-Design mit klarer Aufgabentrennung:
Schicht 1 - CPLD Bus-Manager (MAX7000AE): Uebernimmt die Schnittstelle zwischen dem Z80-Bus der Host-Maschine und dem FPGA. Verwaltet die Speicher-Adressdekodierung, Bus-Arbitrierungssignale und Spannungsumsetzung.
Schicht 2 - FPGA-Kern (Cyclone IV E): Enthaelt die gesamte Emulationslogik einschliesslich der T80 Z80-kompatiblen CPU, des Videocontrollers, der Tastaturmatrix, der Kassetteninterface, des Floppy-Disk-Controllers, des Tongenerators und der maschinenspezifischen Hardware-Emulation.
Schicht 3 - I/O-Prozessor (ARM Cortex-M4 K64F): Stellt die Benutzeroberflaeche (OSD-Menues), den Dateisystemzugriff (SD-Karte) und das Konfigurationsmanagement bereit.
Schicht 1 - CPLD Bus-Manager (MAX7000AE): Uebernimmt die Schnittstelle zwischen dem Z80-Bus der Host-Maschine und dem FPGA. Verwaltet die Speicher-Adressdekodierung, Bus-Arbitrierungssignale und Spannungsumsetzung.
Schicht 2 - FPGA-Kern (Cyclone IV E): Enthaelt die gesamte Emulationslogik einschliesslich der T80 Z80-kompatiblen CPU, des Videocontrollers, der Tastaturmatrix, der Kassetteninterface, des Floppy-Disk-Controllers, des Tongenerators und der maschinenspezifischen Hardware-Emulation.
Schicht 3 - I/O-Prozessor (ARM Cortex-M4 K64F): Stellt die Benutzeroberflaeche (OSD-Menues), den Dateisystemzugriff (SD-Karte) und das Konfigurationsmanagement bereit.