Guia del Desarrollador Sharp MZ MiSTer
Parte 1 — Introduccion
Esta guia esta dirigida a desarrolladores que desean comprender, modificar o extender el emulador FPGA de la serie Sharp MZ que se ejecuta en la plataforma MiSTer. Cubre la arquitectura completa — desde el diseno VHDL/SystemVerilog sintetizado en el FPGA Cyclone V, hasta el protocolo del puente HPS-FPGA, hasta el codigo de soporte C++ que se ejecuta en el sistema de procesador de hardware ARM Cortex-A9 (HPS).
| Model | Series | Status | Key differences |
|---|---|---|---|
| MZ-80K | Personal | Complete | Original 1978 model, 2MHz Z80, monochrome 40x25 |
| MZ-80A | Personal | Complete | Enhanced MZ-80K, most popular model |
| MZ-700 | Personal | Complete | Colour display, different keyboard matrix |
| MZ-2000 | Business | Partial | Enhanced MZ-80B, FDD support, APSS tape |
Parte 2 — Plataforma de Hardware
Plataforma FPGA MiSTer
El proyecto MiSTer utiliza la placa Terasic DE10-Nano basada en el SoC Intel (Altera) Cyclone V.
| Parameter | Value |
|---|---|
| FPGA device | Cyclone V SE 5CSEBA6U23I7 |
| Logic elements | 41,910 |
| HPS | Dual-core ARM Cortex-A9 @ 800MHz |