Emulateur FPGA Serie Sharp MZ v2.0
Resume
L'emulateur Sharp MZ Serie v2.0 est une evolution majeure de l'emulation originale basee sur MiSTer, portee sur la plateforme materielle tranZPUter SW-700. Il fournit une emulation FPGA complete de huit ordinateurs Sharp MZ (MZ-80K, MZ-80C, MZ-1200, MZ-80A, MZ-700, MZ-800, MZ-80B, MZ-2000) a l'interieur d'une machine physique Sharp MZ. Le clavier physique, la sortie audio et le lecteur de cassettes de la machine hote sont integres avec leurs equivalents emules par FPGA.
La conception v2.0 est construite autour d'une architecture FPGA modulaire sur un FPGA Cyclone IV E, avec un CPLD MAX7000AE pour la gestion du bus et un ARM Cortex-M4 (K64F) comme processeur d'E/S.
La conception v2.0 est construite autour d'une architecture FPGA modulaire sur un FPGA Cyclone IV E, avec un CPLD MAX7000AE pour la gestion du bus et un ARM Cortex-M4 (K64F) comme processeur d'E/S.
Vue d'ensemble de l'Architecture
L'emulateur v2.0 est une conception a trois couches :
Couche 1 - Gestionnaire de Bus CPLD (MAX7000AE) : Gere l'interface entre le bus Z80 de la machine hote et le FPGA.
Couche 2 - Coeur FPGA (Cyclone IV E) : Contient toute la logique d'emulation.
Couche 3 - Processeur d'E/S (ARM Cortex-M4 K64F) : Fournit l'interface utilisateur (menus OSD), l'acces au systeme de fichiers (carte SD) et la gestion de configuration.
Couche 1 - Gestionnaire de Bus CPLD (MAX7000AE) : Gere l'interface entre le bus Z80 de la machine hote et le FPGA.
Couche 2 - Coeur FPGA (Cyclone IV E) : Contient toute la logique d'emulation.
Couche 3 - Processeur d'E/S (ARM Cortex-M4 K64F) : Fournit l'interface utilisateur (menus OSD), l'acces au systeme de fichiers (carte SD) et la gestion de configuration.