Guide du Developpeur Sharp MZ MiSTer
Partie 1 — Introduction
Ce guide s'adresse aux developpeurs qui souhaitent comprendre, modifier ou etendre l'emulateur FPGA de la serie Sharp MZ fonctionnant sur la plateforme MiSTer. Il couvre l'architecture complete — de la conception VHDL/SystemVerilog synthetisee dans le FPGA Cyclone V, au protocole du pont HPS-FPGA, jusqu'au code de support C++ fonctionnant sur le systeme de processeur materiel ARM Cortex-A9 (HPS).
| Model | Series | Status | Key differences |
|---|---|---|---|
| MZ-80K | Personal | Complete | Original 1978 model, 2MHz Z80, monochrome 40x25 |
| MZ-80A | Personal | Complete | Enhanced MZ-80K, most popular model |
| MZ-700 | Personal | Complete | Colour display, different keyboard matrix |
| MZ-2000 | Business | Partial | Enhanced MZ-80B, FDD support, APSS tape |
Partie 2 — Plateforme Materielle
Plateforme FPGA MiSTer
Le projet MiSTer utilise la carte Terasic DE10-Nano basee sur le SoC Intel (Altera) Cyclone V.
| Parameter | Value |
|---|---|
| FPGA device | Cyclone V SE 5CSEBA6U23I7 |
| Logic elements | 41,910 |
| HPS | Dual-core ARM Cortex-A9 @ 800MHz |