tranZPUter FusionX Guide Technique

Presentation

Architecture materielle

Diagramme de blocs

┌────────────────────────────────────────────────────────────────────────┐
│                         tranZPUter FusionX Board                       │
│                                                                        │
│  ┌─────────────────────────────────────────────────┐                  │
│  │             SigmaStar SSD202 SOM (Infinity2M)    │                  │
│  │  ┌─────────┐  ┌─────────┐   128MB DRAM          │                  │
│  │  │ CPU0    │  │ CPU1    │   256MB NAND Flash      │                  │
│  │  │ Linux   │  │ Z80 Emu │   Integrated WiFi       │                  │
│  │  │ 1.2GHz  │  │ 1.2GHz  │   (SSW101B 2.4GHz)     │                  │
│  │  └─────────┘  └─────────┘                        │                  │
│  │   GPIO (read path)  SPI (write path, 50MHz)       │                  │
│  └──────────────┬────────────────┬──────────────────┘                  │
│                 │ GPIO           │ SPI                                  │
│  ┌──────────────▼────────────────▼──────────────────┐                  │
│  │         Altera MAX7000AE CPLD (EPM7512)           │                  │
│  │  Z80 Bus FSM  ◄─────────────────────────────────►│◄──[ 50MHz OSC ] │
│  │  SPI decoder  │                                   │                  │
│  │  Video/Audio  │                                   │                  │
│  └───────────────┬───────────────────────────────────┘                  │
│                  │ DIP-40 Z80 bus                                       │
│  ┌───────────────▼───────────────┐  ┌─────────────────────────┐            │
│  │  Z80 DIP-40 host socket       │  │  Video/Audio outputs     │            │
│  │  A0-A15, D0-D7, MREQ,        │  │  GM7123 RGB DAC (30-bit) │            │
│  │  IORQ, RD, WR, HALT,         │  │  TLC5602C Contrast DAC   │            │
│  │  M1, RFSH, NMI, INT,         │  │  TLC5602C Audio DAC      │            │
│  │  WAIT, RESET, CLK, BUSRQ     │  └─────────────────────────┘            │
│  └───────────────────────────────┘                                          │
│  [ USB-serial CH340E ]──USB──►[ Linux console /dev/ttyUSB0 ]          │
└────────────────────────────────────────────────────────────────────────┘

Composants cles

Role du CPLD

1. Conversion de tension — Le GPIO du SOM fonctionne a 3,3V ; le bus hote Z80 fonctionne a 5V. Le CPLD MAX7000AE a des entrees tolerantes 5V et pilote ses sorties en niveaux LVTTL (logique '1' = 3,3V), ce qui est au-dessus du seuil de commutation de 2,4V de la logique TTL 5V cote hote, assurant une interface correcte dans les deux sens.
2. Synchronisation de bus Z80 precise au cycle pres — Le CPLD implemente des machines a etats finis (FSM) completes du bus Z80 pour chaque type de cycle Z80 : fetch d'opcode, lecture memoire, ecriture memoire, lecture E/S, ecriture E/S, acquittement d'interruption et requete/accord de bus. Toutes les FSM sont cadencees par l'oscillateur de 50 MHz, offrant une resolution de 20 ns contre une horloge hote Z80 typique de 1 MHz a 6 MHz.
3. Interface SOM — Deux chemins de communication independants existent : un canal SPI a 50 MHz pour que le SOM envoie des donnees et des commandes de controle au CPLD (chemin d'ecriture), et un chemin GPIO direct pour que le CPLD pilote les signaux d'adresse, de donnees et d'etat sur les broches GPIO du SOM pour une capture rapide du cycle de bus (chemin de lecture).
4. Commutation video et audio — Le CPLD controle les multiplexeurs analogiques sur les cartes filles, selectionnant entre la video/audio native de l'hote et la sortie du SOM. Il genere le signal de synchronisation composite (VGA_CSYNCn) et la frequence de sous-porteuse couleur (VGA_COLR) pour la sortie video composite, et le signal de suppression monochrome (MONO.BLANK) pour le controle du contraste CRT.
5. Gestion du reset — Le CPLD etire et synchronise le signal RESET, assurant que le SOM et la machine hote entrent et sortent du reset de maniere coordonnee quelle que soit la source de l'evenement de reset.

Variantes CPLD

FSM du bus Z80

1. Attendre la combinaison appropriee de MREQ/IORQ avec M1/RD/WR activee par le Z80 hote.
2. Verrouiller l'adresse depuis A0-A15.
3. Envoyer l'adresse au SOM — via le chemin de lecture GPIO pour les cycles de lecture, ou via SPI pour les cycles d'ecriture.
4. Pour les cycles de lecture : recevoir l'octet de donnees du SOM et piloter D0-D7 vers l'hote dans la fenetre de T-state imposee par le CPLD.
5. Pour les cycles d'ecriture : capturer l'octet de donnees depuis D0-D7 et le transmettre au SOM.
6. Desactiver les signaux de controle et liberer le bus avec la synchronisation de T-state correcte comme specifie par la fiche technique du Z80.

Interface SOM

• Chemin d'ecriture SPI (50 MHz) — Le SOM pilote le CPLD via SPI a 50 MHz. Ce chemin est utilise pour : ecrire des octets de donnees sur le bus Z80 (pour les cycles de lecture vus par l'hote), activer NMI ou INT vers l'hote, controler les multiplexeurs video et audio sur les cartes filles, et definir la direction/tri-etat du bus. Le SPI fournit une bande passante suffisante pour toutes les operations de controle et de sortie de donnees.
• Chemin de lecture GPIO — Le CPLD pilote les bits d'adresse, de donnees et d'etat directement sur des broches GPIO dediees du SOM. Le SOM les lit via un acces direct aux registres GPIO mappes en memoire, contournant entierement le HAL GPIO de Linux pour une latence minimale. Ce chemin atteint environ 2 Mo/s de debit et est utilise pour la capture du bus d'adresses a chaque cycle Z80 et la capture des donnees du Z80 pour les cycles d'ecriture de l'hote. L'acces direct aux registres est essentiel car le sous-systeme GPIO de Linux introduit une gigue de planification qui violerait la synchronisation du bus Z80.

Sortie video

• DAC RGB GM7123 — Une version 3,3V de l'ADV7123, fournissant 10 bits par canal de couleur (30 bits au total). Le SOM fournit les 8 bits superieurs par canal ; le CPLD fournit les 2 bits inferieurs pour l'interpolation et l'ajustement fin de la palette.
• Synchronisation composite — VGA_CSYNCn est genere par le CPLD, synchronise avec l'horloge hote Z80 et le mode video selectionne.
• Sous-porteuse couleur — VGA_COLR est genere par le CPLD a la frequence appropriee pour la sortie video composite couleur.
• DAC de contraste (TLC5602C, 8 bits) — Pilote un signal analogique de 4V-5V pour controler le niveau de contraste du CRT monochrome interne Sharp MZ. Le CPLD genere egalement le signal de suppression MONO.BLANK synchronise avec le mode video selectionne.

Audio

• DAC Audio (TLC5602C, 8 bits) — Sortie stereo a 48 kHz, pilotee par le SOM. Offre un audio de qualite CD pour le son emule ou la lecture de formes d'onde arbitraires.
• Emulation PSG SN76489 — Le generateur de son programmable SN76489 est entierement emule en logiciel sur le SOM, avec l'audio genere alimente au DAC. Les trois canaux tonaux et le canal de bruit sont supportes.
• Amplificateur audio — Chaque carte fille comprend un etage d'amplification audio pour router l'audio vers le haut-parleur interne de la machine hote.
• Entree microphone — Une entree microphone est disponible sur le SOM/carte fille pour l'enregistrement audio.

Architecture logicielle

Conception double coeur

Modules noyau

• z80drv.ko — Coeur d'emulation Z80
  • Boucle de distribution principale : interroge le GPIO du CPLD pour une notification de cycle de bus en attente.
  • Route chaque cycle vers le gestionnaire de materiel virtuel appropriate en fonction de l'adresse et du type de cycle (lecture/ecriture memoire, lecture/ecriture E/S, fetch d'opcode).
  • Appelle l'emulateur d'instructions Z80 Zeta pour les cycles de fetch d'opcode.
  • Fichiers source cles : z80driver.c (distribution principale), z80io.c (couche d'abstraction materielle), emumz.c (enveloppe d'execution d'instructions).
• ttymzdrv.ko — Pilote TTY clavier/ecran MZ
  • Mappe la matrice clavier Sharp MZ en evenements clavier Linux standard.
  • Mappe la sortie console Linux en commandes du controleur d'affichage Sharp MZ.
  • Expose /dev/ttymz0, permettant une session de connexion getty directement sur le clavier et l'ecran de la machine hote.
  • Supporte la suspension/reprise pour une commutation propre entre le mode d'emulation Z80 et le mode console Linux.

Modules materiels virtuels

Emulation Z80

• Bibliotheque Z80 Zeta — L'execution des instructions utilise la bibliotheque Z80 Zeta par Manuel Sainz de Baranda y Goni (LGPL v3). La bibliotheque fournit une implementation complete et precise du jeu d'instructions Z80 incluant tous les opcodes non documentes.
• Boucle d'emulation — Implementee dans emumz.c. La boucle execute une instruction par iteration et invoque les fonctions de callback de materiel virtuel pour chaque acces memoire ou E/S genere par cette instruction.
• Cartes memoire — La disposition memoire de chaque machine supportee (adresses de base, tailles de region, drapeaux d'attributs RAM/ROM) est definie dans z80driver.h. La carte active est selectionnee au chargement du module.
• Performance — L'emulateur atteint un debit equivalent a environ 500 MHz Z80 sur le coeur Cortex-A7 a 1,2 GHz, avec un overhead minimal par instruction grace a l'environnement CPU1 isole.
• Modele de timing — La precision au cycle pres envers l'hote est entierement de la responsabilite du materiel CPLD. L'emulateur n'a qu'a repondre dans les fenetres de timing que le CPLD impose ; il n'implemente pas lui-meme le comptage des T-states.

Utilitaires espace utilisateur

• z80ctrl — Interface de controle en ligne de commande pour le module noyau z80drv. Supporte les operations suivantes : loadrom (charger une image ROM dans l'espace d'adressage emule), adddev (enregistrer un peripherique virtuel), start/stop (demarrer ou arreter le thread d'emulation Z80), dump (afficher les regions de memoire Z80 emulees), loadmzf (charger un fichier programme MZF et optionnellement l'executer automatiquement).
• k64fcpu — Daemon CPU virtuel K64F. Emule le coprocesseur K64F attendu par la ROM TZFS (tranZPUter File System). Communique avec z80drv via une memoire noyau partagee, repondant aux commandes de coprocesseur emises par le programme Z80.
• sharpbiter — Daemon arbitre. Coordonne l'acces au clavier et a l'ecran du Sharp MZ entre ttymzdrv (console Linux) et z80drv (emulation Z80), empechant les conflits de registres lorsque les deux sous-systemes sont actifs.

Disposition du flash et du stockage

• Partition bootloader U-boot — Bootloaders de premier et second niveau ; charge le noyau Linux depuis la NAND.
• Partition noyau Linux — Linux 4.9-rt avec le correctif PREEMPT_RT applique ; image noyau avec le defconfig FusionX (infinity2m_spinand_fusionx_defconfig).
• Systeme de fichiers racine Buildroot — Systeme de fichiers racine squashfs minimal en lecture seule construit avec Buildroot. Contient uniquement les paquets necessaires au fonctionnement du FusionX.
• Partition application FusionX — Contient : z80drv.ko, ttymzdrv.ko, z80ctrl, k64fcpu, sharpbiter, scripts de demarrage (start_FusionX.sh) et images ROM pour toutes les machines supportees.
• Partition de configuration — Partition JFFS2 ou UBIFS inscriptible. Persiste la configuration utilisateur (selection de machine, mode d'affichage, etc.) entre les mises a jour firmware.

Configuration et construction automatisees (recommande)

chmod +x setup_FusionX.sh
./setup_FusionX.sh

Set-ExecutionPolicy -Scope Process -ExecutionPolicy Bypass
.\setup_FusionX_windows_native.ps1

./build.sh                 # tous les composants
./build.sh --cpld          # uniquement les bit streams du CPLD
./build.sh --help          # lister toutes les options

Construction et programmation du CPLD

Outil de construction

Fichiers source

CPLD/v1.0/MZ80A/
CPLD/v1.0/MZ700/
CPLD/v1.0/MZ2000/
CPLD/v1.0/PCW8256/

Compilation

quartus_sh --flow compile tzpuFusionX_MZ80A

build/output_files/tzpuFusionX_MZ80A.pof

Programmation

quartus_pgm -c "USB-Blaster" -m JTAG -o "p;tzpuFusionX_MZ80A.pof@1"

Construction du firmware Linux

Chaine d'outils et SDK

• Compilateur croise — arm-linux-gnueabihf-gcc (ABI hard-float ARM, cible Linux)
• SDK — SDK SigmaStar : U-boot + Linux 4.9-rt + Buildroot
• Script de construction maitre — Build_FusionX.sh

Construction complete du firmware

cd software/linux/
./Build_FusionX.sh -f nand -p ssd202 -o 2D06 -m 256

1. Compilation et configuration du bootloader U-boot pour la cible SSD202 NAND.
2. Construction du noyau Linux utilisant le defconfig infinity2m_spinand_fusionx_defconfig.
3. Construction du systeme de fichiers racine Buildroot (ensemble minimal de paquets).
4. Construction de l'application FusionX : modules noyau, utilitaires, scripts de demarrage, empaquetage des images ROM.
5. Assemblage de l'image de partition et creation de l'image flash NAND.

Module noyau uniquement (iteration rapide)

cd software/FusionX/src/z80drv/src.mz80a
make

Flashage

• Programmation initiale — Utilisez l'outil ISP SigmaStar via USB pour ecrire l'image NAND complete sur un SOM vierge ou reinitialise en usine.
• Mise a jour OTA via carte SD — Placez un paquet firmware prepare sur la carte SD. Le bootloader U-boot detecte le paquet de mise a jour au prochain cycle d'alimentation et effectue la mise a jour automatiquement avant de demarrer Linux.

Debogage

Console serie

JTAG

Journalisation de debogage du module noyau

z80ctrl --dump

Quartus SignalTap II

Sites de reference

Avis reglementaire sans fil