Emulazione FPGA Serie Sharp MZ v2.0
Riepilogo
L'emulatore Sharp MZ Serie v2.0 e un'evoluzione importante dell'emulazione originale basata su MiSTer, portata sulla piattaforma hardware tranZPUter SW-700. Fornisce un'emulazione FPGA completa di otto computer Sharp MZ (MZ-80K, MZ-80C, MZ-1200, MZ-80A, MZ-700, MZ-800, MZ-80B, MZ-2000) all'interno di una macchina fisica Sharp MZ.
Il design v2.0 e costruito attorno a un'architettura FPGA modulare su un FPGA Cyclone IV E, con un CPLD MAX7000AE per la gestione del bus e un ARM Cortex-M4 (K64F) come processore di I/O.
Il design v2.0 e costruito attorno a un'architettura FPGA modulare su un FPGA Cyclone IV E, con un CPLD MAX7000AE per la gestione del bus e un ARM Cortex-M4 (K64F) come processore di I/O.
Panoramica dell'Architettura
L'emulatore v2.0 e un design a tre strati :
Strato 1 - Gestore Bus CPLD (MAX7000AE): Gestisce l'interfaccia tra il bus Z80 della macchina host e l'FPGA.
Strato 2 - Core FPGA (Cyclone IV E): Contiene tutta la logica di emulazione.
Strato 3 - Processore di I/O (ARM Cortex-M4 K64F): Fornisce l'interfaccia utente (menu OSD), accesso al file system (scheda SD) e gestione della configurazione.
Strato 1 - Gestore Bus CPLD (MAX7000AE): Gestisce l'interfaccia tra il bus Z80 della macchina host e l'FPGA.
Strato 2 - Core FPGA (Cyclone IV E): Contiene tutta la logica di emulazione.
Strato 3 - Processore di I/O (ARM Cortex-M4 K64F): Fornisce l'interfaccia utente (menu OSD), accesso al file system (scheda SD) e gestione della configurazione.