Guida Sviluppatori Sharp MZ MiSTer
Parte 1 — Introduzione
Questa guida e rivolta agli sviluppatori che desiderano comprendere, modificare o estendere l'emulatore FPGA della serie Sharp MZ in esecuzione sulla piattaforma MiSTer. Copre l'architettura completa — dal design VHDL/SystemVerilog sintetizzato nell'FPGA Cyclone V, al protocollo del bridge HPS-FPGA, fino al codice di supporto C++ in esecuzione sul sistema di processore hardware ARM Cortex-A9 (HPS).
| Model | Series | Status | Key differences |
|---|---|---|---|
| MZ-80K | Personal | Complete | Original 1978 model, 2MHz Z80, monochrome 40x25 |
| MZ-80A | Personal | Complete | Enhanced MZ-80K, most popular model |
| MZ-700 | Personal | Complete | Colour display, different keyboard matrix |
| MZ-2000 | Business | Partial | Enhanced MZ-80B, FDD support, APSS tape |
Parte 2 — Piattaforma Hardware
Piattaforma FPGA MiSTer
Il progetto MiSTer utilizza la scheda Terasic DE10-Nano basata sul SoC Intel (Altera) Cyclone V.
| Parameter | Value |
|---|---|
| FPGA device | Cyclone V SE 5CSEBA6U23I7 |
| Logic elements | 41,910 |
| HPS | Dual-core ARM Cortex-A9 @ 800MHz |