picoZ80 テクニカルガイド

picoZ80 テクニカルガイド

---

ハードウェアアーキテクチャ

システムブロック図

┌─────────────────────────────────────────────────────────────────────────┐
│                         picoZ80 PCB                                     │
│                                                                         │
│  ┌────────────────────────────┐      ┌──────────────────────────────┐  │
│  │         RP2350B            │      │           ESP32-S3           │  │
│  │  (Cortex-M33, dual core)   │      │                              │  │
│  │                            │      │  ┌──────┐  ┌──────────────┐ │  │
│  │  Core 0: USB, file I/O,    │◄────►│  │  SD  │  │  Web Server  │ │  │
│  │          ESP32 relay       │ FSPI │  │ Card │  │  (Bootstrap) │ │  │
│  │  Core 1: Z80 bus hot loop  │ UART │  └──────┘  └──────────────┘ │  │
│  │                            │      │                              │  │
│  │  PIO 0,1,2: bus interface  │      │  WiFi ─── 802.11 b/g/n AP   │  │
│  │                            │      │           or Client mode     │  │
│  │  16MB SPI Flash            │      └──────────────────────────────┘  │
│  │  8MB PSRAM (SPI)           │                                         │
│  └────────────────────────────┘                                         │
│                │                                                         │
│       ┌────────┴────────┐                                               │
│       │ Z80 Bus Interface│                                               │
│       │ (40-pin DIP out) │                                               │
│       └────────┬────────┘                                               │
│                │ 5V bus (A0–A15, D0–D7, MREQ, IORQ, RD, WR...)         │
└────────────────┼────────────────────────────────────────────────────────┘
                 │
         ┌───────┴───────┐
         │  Host Z80     │
         │  DIP-40 socket│
         │  (legacy      │
         │   computer)   │
         └───────────────┘

主要コンポーネント

コンポーネント	デバイス	役割
プライマリ MCU	RP2350B (QFN-80)	デュアル Cortex-M33、150MHz（OC で最大 300MHz）、512KB SRAM、12 個の PIO ステートマシン、48 本の GPIO ピン
Flash	W25Q128 (16MB SPI)	ブートローダー、デュアルファームウェアスロット、設定パーティション
PSRAM	8MB SPI PSRAM	Z80 アドレス空間用の 64 × 64KB RAM/ROM バンク
コプロセッサ	ESP32-S3-PICO-1	WiFi、SDカード、ウェブサーバー、OTA
USB ハブ	CH334F	USB ハブ、ファームウェアアップデートのブリッジング
電源	TLV62590BV	5V → 3.3V 同期整流降圧コンバーター

RP2350B GPIO 割り当て

GPIO 範囲	信号	方向
GPIO 0–15	A0–A15（Z80 アドレスバス）	出力（PIO が駆動）
GPIO 16–23	D0–D7（Z80 データバス）	双方向（PIO トライステート）
GPIO 24	MREQ	出力
GPIO 25	IORQ	出力
GPIO 26	RD	出力
GPIO 27	WR	出力
GPIO 28	M1	出力
GPIO 29	RFSH	出力
GPIO 30	BUSREQ	入力
GPIO 31	BUSACK	出力
GPIO 32	HALT	出力
GPIO 33	INT	入力
GPIO 34	NMI	入力
GPIO 35	WAIT	出力
GPIO 36	CLK	入力（ホストクロック）
GPIO 37	RESET	入力
GPIO 38–41	ESP32 FSPI（CS、CLK、MOSI、MISO）	SPI
GPIO 42–43	ESP32 UART（TX、RX）	UART
GPIO 44–45	PSRAM SPI	SPI
GPIO 46–47	USB（D+、D–）	USB

---

ファームウェアアーキテクチャ

Flash メモリレイアウト

パーティション	アドレス範囲	サイズ	内容
ブートローダー	0x10000000 – 0x1001FFFF	128KB	USB ブリッジ、ファームウェアアップデート、パーティションセレクター
App Slot 1	0x10020000 – 0x1051FFFF	5MB	Z80 ファームウェア — アクティブなアプリケーション（スロット 1）
App Slot 2	0x10520000 – 0x10A1FFFF	5MB	Z80 ファームウェア — アクティブなアプリケーション（スロット 2）
App Config 1	0x10A20000 – 0x10C9FFFF	2.5MB	ROM イメージ＋ミニファイされた設定 JSON（スロット 1）
App Config 2	0x10CA0000 – 0x10F1FFFF	2.5MB	ROM イメージ＋ミニファイされた設定 JSON（スロット 2）
General Config	0x10F20000 – 0x10FFEFFF	892KB	コア設定、スクラッチ領域
Partition Table	0x10FFF000 – 0x11000000	4KB	アクティブなスロット番号、チェックサム、メタデータ

デュアルコアの役割分担

コア	役割
コア 0	USB CDC シリアルブリッジ、ファームウェアアップデートの調整、ファイル I/O（UART 経由で ESP32 にリレー）、ESP32 コマンドのディスパッチ（ディスクイメージの変更、設定の再読み込み、バージョン照会）、パーティション管理、コア間メッセージのディスパッチ。
コア 1	Z80 バスエミュレーションのホットループ — 専有で実行されます。PIO FIFO をサービスし、各バスサイクルをメモリマップに対して解決し、物理ホストハードウェア（PHYSICAL）、PSRAM（RAM/ROM）、または仮想ハードウェアハンドラー（FUNC）にディスパッチします。内部ループは SRAM に配置されます。

---

PIO バスインターフェース

PIO プログラム一覧

PIO	ステートマシン	プログラム	機能
0	SM 0	z80_addr	16 ビットアドレス（A0–A15）をバスに出力し、SM 2 にサイクル開始を通知します。
0	SM 1	z80_data	トライステート制御で D0–D7 を駆動またはサンプリングします。BUSRQ 中は解放されます。
0	SM 2	z80_cycle	最上位のバスサイクルシーケンサー — フェッチ、リード、ライト、I/O、DRAM リフレッシュの各サイクルを統括します。
0	SM 3	z80_fetch	オペコードフェッチサイクル（M1 + MREQ + RD）。
1	SM 0	z80_mem_read	メモリリードサイクル（MREQ + RD）。
1	SM 1	z80_mem_write	メモリライトサイクル（MREQ + WR）。
1	SM 2	z80_io_read	I/O リードサイクル（IORQ + RD）。
1	SM 3	z80_io_write	I/O ライトサイクル（IORQ + WR）。
2	SM 0	z80_busrq	BUSREQ/BUSACK を管理します。/IORQ、/MREQ、/RFSH、/M1、/HALT、/WR、/RD を解放します。
2	SM 1	z80_nmi	NMI のアサートを検出し、コア 1 に通知します。
2	SM 2	z80_clk_sync	PIO ステートマシンをホスト Z80 CLK 信号に同期します。
2	SM 3	z80_int_ack	割り込みアクノリッジサイクル（M1 + IORQ）を処理します。

PIO IRQ 信号の規約

IRQ	イベント
IRQ 0	アドレス確定／サイクル開始 — 新しいバスサイクルが始まり、A0–A15 が安定しています。
IRQ 1	データフェーズ — データバスの方向が解決されました。D0–D7 を駆動またはサンプリングする必要があります。
IRQ 2	T1 検出 — 現在のサイクルにおける T1 の立ち上がりエッジ。内部動作をホストクロックに同期するために使用します。
IRQ 3	RESET イベント — ホストの RESET ラインがアサートされました。コア 1 はエミュレーション状態を再初期化する必要があります。
IRQ 4	NMI 検出 — ホストの NMI ラインがアサートされました。
IRQ 6	BUSRQ アクティブ — ホストが BUSREQ をアサートしました。PIO がバスを解放中です。

ウェイトステートの生成

PIO アーキテクチャ — バスサイクルの再現方法

RP2350 PIO の基礎

out exec の仕組み — 動的な命令注入

// z80_cycle SM (PIO 0 SM 2) — the orchestrator
//
// .program z80_cycle
// .side_set 2 opt
// public start_cycle:
//     wait 0 irq 6             ; Pause if BUSACK is active (bus relinquished).
//     irq set 0                ; Signal "ready for new cycle".
//     wait 0 irq 0             ; Wait until C code clears IRQ 0 (address loaded).
//     wait 1 gpio Z80_PIN_CLK  ; Sync to T1 rising edge of host clock.
// cycle_exec:
//     out exec, 16             ; ← Pull next instruction from TX FIFO and execute it.
//     jmp cycle_exec           ; Loop: keep executing injected instructions.
//
// The C code pushes a sequence of encoded PIO instructions into the FIFO.
// Each instruction controls one step of the bus cycle (assert /MREQ, wait for
// clock edge, read data bus, etc.). The sequence ends with a JMP back to
// start_cycle, which restarts the orchestrator for the next bus transaction.

ステートマシンの協調

                  Core 1 (C code)               PIO State Machines
                  ─────────────                 ──────────────────
    1. Resolve address                          z80_cycle: IRQ 0 set
       from memory map                           (waiting for work)
                  │
    2. Push addr → TX FIFO ──────────────────→ z80_addr: receives addr
       Clear IRQ 0                               outputs A0–A15 on pins
                  │
    3. Push cycle instructions ──────────────→ z80_cycle: out exec, 16
       (e.g. mem_read sequence)                   executes: set /MREQ low
       into cycle SM TX FIFO                      executes: set /RD low
                  │                               executes: wait CLK edges
    4. Wait for RX FIFO ←────────────────────  z80_data: samples D0–D7
       (data byte from bus)                       pushes to RX FIFO
                  │
    5. Read data from                          z80_cycle: JMP start_cycle
       RX FIFO                                    (ready for next cycle)
                  │
    6. Dispatch to PSRAM
       or driver handler

Z80 フェッチサイクル（M1 サイクル） — ステップごとの解説

Host CLK:  ──┐  ┌──┐  ┌──┐  ┌──┐  ┌──
             │  │  │  │  │  │  │  │
             └──┘  └──┘  └──┘  └──┘
              T1    T2    T3    T4

A0–A15:    ══╤═══ PC address ══════╤═══ Refresh addr ══╗
             │                     │                    ║
/M1:       ──┘                     └────────────────────╜── (low during T1–T2, high T3–T4)
/MREQ:     ────┘              ┌────┘              ┌──── (low T1↓–T3↑, then T3↓–T4↓ for refresh)
/RD:       ────┘              ┌─────────────────────── (low T1↓–T3↑)
/RFSH:     ────────────────────┘                   ┌── (low T3↑–T4↓)
D0–D7:     ═══════════════╤═══╗                        (sampled at T3↑)
                          │   ║
                       opcode read

メモリリードおよびライトサイクル

Memory Read:
Host CLK:  ──┐  ┌──┐  ┌──┐  ┌──
             │  │  │  │  │  │
             └──┘  └──┘  └──┘
              T1    T2    T3

A0–A15:    ══╤═══ address ═══════╗
/MREQ:     ────┘              ┌──── (low T1↓–T3↓)
/RD:       ────┘              ┌──── (low T1↓–T3↓)
D0–D7:     ═══════════════╤═══╗     (sampled at T3↓)


Memory Write:
Host CLK:  ──┐  ┌──┐  ┌──┐  ┌──
             │  │  │  │  │  │
             └──┘  └──┘  └──┘
              T1    T2    T3

A0–A15:    ══╤═══ address ═══════╗
D0–D7:     ══════╤═══ data ═════╗   (driven from T2 onwards)
/MREQ:     ────┘              ┌──── (low T1↓–T3↓)
/WR:       ──────────┘        ┌──── (low T2↓–T3↓)

I/O リードおよびライトサイクル

I/O Read:
Host CLK:  ──┐  ┌──┐  ┌──┐  ┌──┐  ┌──
             │  │  │  │  │  │  │  │
             └──┘  └──┘  └──┘  └──┘
              T1    T2    Tw    T3

A0–A15:    ══╤═══ port address ══════════╗
/IORQ:     ──────┘                    ┌──── (low T2↑–T3↓)
/RD:       ──────┘                    ┌──── (low T2↑–T3↓)
D0–D7:     ═══════════════════════╤═══╗     (sampled at T3↓)

BUSREQ / BUSACK の処理

クロック同期

割り込みアクノリッジサイクル

---

メモリモデル

階層 1 — RP2350 SRAM ディスパッチテーブル

階層 2 — 外部 PSRAM

階層 3 — 16MB SPI Flash

メモリブロックタイプ

タイプ	説明
PHYSICAL	パススルー — RP2350 がバスを解放し、物理ホストメモリが応答します。ホストのネイティブ ROM および RAM に使用します。
PHYSICAL_VRAM	PHYSICAL と同様ですが、ホストビデオ RAM のタイミングのために追加のウェイトステートを含みます。MZ-700/MZ-80A の VRAM 領域に適しています。
PHYSICAL_HW	ホストハードウェアレジスタ（メモリ空間内の I/O マップデバイス）用のパススルー。
RAM	リード/ライト — PSRAM バンクで裏付けられます。RP2350 が PSRAM への/からのリードとライトをサービスします。
ROM	リードオンリー — PSRAM バンクで裏付けられます。ライトサイクルは黙って無視されます（ホストは通常のバスタイミングを見ますが、データは格納されません）。
VRAM	PSRAM 上のビデオ RAM。ライトサイクルは PSRAM と物理ホスト VRAM の両方に同時にミラーされます。
FUNC	仮想ハードウェア — 各アクセスが memioPtr または ioPtr 関数ポインタテーブルを介して C 関数呼び出しをトリガーし、任意の I/O エミュレーションを可能にします。
PTR	バイト単位リダイレクト — 512 バイトブロックの各バイトが、他の任意のブロックタイプまたは PSRAM ロケーションを独立して指すことができます。

---

設定リファレンス

{
  "esp32": {
    "core":  { ... },
    "wifi":  { ... }
  },
  "rp2350": {
    "core":  { ... },
    "z80":   [ { "memory": [...], "io": [...], "drivers": [...] } ]
  }
}

esp32.core

キー	タイプ	説明
device	string	CPU ペルソナ — picoZ80 は "Z80"、pico6502 は "6502"、pico6512 は "6512"。
mode	integer	デフォルトの WiFi 起動モード：0 = クライアント（ステーション）、1 = アクセスポイント。

esp32.wifi

キー	タイプ	説明
override	0/1	マスタースイッチ：1 = 以下のすべての設定を適用、0 = 永続化された NVS 設定を使用。
wifimode	string	"ap" = アクセスポイントモード、"client" = ステーション/クライアントモード。
ssid	string	作成する（AP）または参加する（クライアント）WiFi ネットワーク名。
password	string	WiFi パスフレーズ。
ip	string	固定 IP アドレス（例："192.168.1.192"）。
netmask	string	サブネットマスク（例："255.255.255.0"）。
gateway	string	デフォルトゲートウェイ（例："192.168.1.1"）。
dhcp	0/1	クライアントモード：1 = DHCP、0 = 固定 IP 設定を使用。
webfs	string	SDカード上のウェブファイルシステムのルートディレクトリ（デフォルト "webfs"）。
persist	0/1	1 = 再起動をまたいで永続化するために解決された設定を NVS に書き込む。

rp2350.core

キー	タイプ	説明
cpufreq	integer	RP2350 システムクロック（Hz 単位、例：300000000）。最大安定周波数は PSRAM 周波数とコア電圧に依存します。
psramfreq	integer	PSRAM SPI クロック（Hz 単位、例：133000000）。
voltage	float	RP2350 コア電圧（ボルト単位、例：1.10）。クロック速度が高いほど高い電圧が必要です。
addrDrive	integer (0–3)	アドレスバス GPIO ドライブ強度：0=2mA、1=4mA、2=8mA、3=12mA。デフォルト 0。
addrSlew	integer (0–1)	アドレスバス GPIO スルーレート：0=低速（デフォルト）、1=高速。
dataDrive	integer (0–3)	データバス GPIO ドライブ強度。addrDrive と同じエンコーディング。デフォルト 0。
dataSlew	integer (0–1)	データバス GPIO スルーレート。addrSlew と同じエンコーディング。デフォルト 0。
ctrlDrive	integer (0–3)	制御信号 GPIO ドライブ強度。addrDrive と同じエンコーディング。デフォルト 0。
ctrlSlew	integer (0–1)	制御信号 GPIO スルーレート。addrSlew と同じエンコーディング。デフォルト 0。
addrSchmitt / dataSchmitt / ctrlSchmitt	0/1	アドレス / データ / 制御バスグループの入力シュミットトリガーを有効にします。1 = 有効（デフォルト）、0 = 無効。入力として設定されたピンに適用されます。
addrPull / dataPull / ctrlPull	integer (0–2)	アドレス / データ / 制御バスグループのプル抵抗：0 = なし、1 = プルダウン、2 = プルアップ。
refresh	integer	Z80 DRAM リフレッシュ生成：0 = オフ（リフレッシュサイクルなし）、1 = 各オペコードフェッチごとに 1 リフレッシュサイクル、N = N フェッチごとに 1 リフレッシュサイクル。フェッチごとのリフレッシュを DRAM が必要としないホストでのバスオーバーヘッドを削減します。
pinOverrides	array	ピン単位の GPIO オーバーライド。各要素：{ "pin": N, "drive": D, "slew": S, "schmitt": 0/1, "pull": P }。特定のハードウェアが異なる電気的特性を必要とする場合に、個々の GPIO ピンに対してバスレベルのデフォルトをオーバーライドします。

z80[].memory — メモリマップエントリ

キー	タイプ	説明
enable	0/1	このエントリがアクティブかどうか。無効なエントリは起動時に無視されます。
addr	hex string	Z80 アドレス空間内の開始アドレス（例："0x0000"）。512 バイトに整列する必要があります。
size	hex string	領域サイズ（バイト単位、例：8KB の場合は "0x2000"）。512 の倍数である必要があります。
type	string	ブロックタイプ — メモリブロックタイプ を参照。
bank	integer	RAM/ROM/VRAM/FUNC タイプ用の PSRAM バンク番号（0–63）。
tcycwait	integer	この領域への各アクセスに挿入する追加の T サイクルウェイトステート。
tcycsync	0/1	この領域に対して T1 同期を有効にします。タイミング感応性のある領域に必要です。
task	string	FUNC タイプブロック用のオプションのタスク識別子（ドライバーバインディング文字列）。
file	string	起動時に PSRAM バンクへプリロードする ROM イメージへの SDカードパス（例："/ROM/mz700.rom"）。
fileofs	integer	読み取りを開始する ROM イメージファイル内のバイトオフセット。

z80[].io — I/O ポートマップエントリ

キー	タイプ	説明
enable	0/1	この I/O エントリがアクティブかどうか。
addr	hex string	開始 I/O ポートアドレス（例："0xE0"）。
size	hex string	連続するポートの数（例：ポート E0–E3 の場合は "0x04"）。
type	string	PHYSICAL = ホストに渡す、FUNC = C ハンドラー関数を呼び出す。
task	string	FUNC タイプエントリ用のドライバーバインディング文字列。

z80[].drivers — ドライバーインスタンス

"drivers": [
  {
    "enable": 1,
    "name":   "MZ700",
    "type":   "PHYSICAL",
    "if": [
      {
        "enable": 1,
        "name":   "main",
        "type":   "PHYSICAL",
        "rom": [
          {
            "enable":   1,
            "file":     "/MZ700/mz700.rom",
            "loadaddr": [
              {
                "enable":   1,
                "position": 0,
                "addr":     "0x0000",
                "bank":     0,
                "size":     "0x1000",
                "tcycwait": 0,
                "tcycsync": 0
              }
            ]
          }
        ],
        "addrmap": [
          { "enable":1, "srcaddr":"0x0000", "size":"0x1000",
            "dstaddr":"0x0000" }
        ],
        "iomap": [
          { "enable":1, "srcaddr":"0xE0", "size":"0x08",
            "dstaddr":"0xE0", "16bit":0 }
        ],
        "param": [
          { "enable":1, "file":"/config/mz700.cfg" }
        ]
      }
    ]
  },
  {
    "enable": 1,
    "name":   "MZ-1E05",
    "type":   "PHYSICAL",
    "if": [
      {
        "enable": 1,
        "name":   "fdc0",
        "type":   "PHYSICAL",
        "rom":    [],
        "addrmap": [],
        "iomap": [
          { "enable":1, "srcaddr":"0xD8", "size":"0x04",
            "dstaddr":"0xD8", "16bit":0 }
        ],
        "param": [
          { "enable":1, "file":"/DSK/MZ700/disk0.dsk" }
        ]
      }
    ]
  }
]

キー	タイプ	説明
enable	0/1	このインターフェースがアクティブかどうか（0 = 初期化時にスキップ）。
name	string	インスタンス識別子 — ペルソナの interfaceFuncMap[] 内の名前と一致する必要があります。
type	string	PHYSICAL または VIRTUAL。
rom	array	PSRAM にロードする ROM イメージ（後述）。
addrmap	array	メモリアドレスの再マッピングエントリ（srcaddr/dstaddr/size）。
iomap	array	I/O ポートの再マッピングエントリ（srcaddr/dstaddr/size/16bit）。
param	array	ドライバー固有のパラメータ — 通常、ディスクイメージには { "enable":1, "file":"/path/to/image" }、名前付きパラメータには { "name":"key", "value":"val" }、Celestite ネットワークファイルサーバーアドレスには { "ip":"a.b.c.d:port", "enable":1 }。

再配置可能なインターフェースのベースポート。 マシン非依存カードをカスタム / 実験者ボード上で使用できるように（OpenZ80 を参照）、いくつかのインターフェースドライバーは、その iomap エントリの dstaddr からベース I/O ポートを読み取り（srcaddr にはカード本来のポートを設定）、iomap エントリが存在しない場合は元のポートをデフォルトとします。再配置可能なカードとデフォルトベースは、MZ-1R12（0xF8/3）、MZ-1R18（0xEA/2）、MZ-1R23（0xB8/2）、MZ-1R37（0xAC/2）、PIO-3034（0x00/4）、MZ-8BIO3 / MZ-1E24（0xB0/4）、MZ-1E05（0xD8/7）、Celestite（0x60/16）です。JSON キーは小文字（srcaddr / dstaddr）で、その値は数値として解析されます。GUI 設定ページの Base I/O Port フィールドが、正しい iomap エントリを自動的に書き込みます。

rom[].loadaddr[] — ROM ロードアドレス

キー	タイプ	説明
enable	0/1	このロードアドレスがアクティブかどうか。
position	integer	読み取りを開始する ROM ファイル内のバイトオフセット。
addr	hex string	メモリマップ内のターゲット Z80 アドレス（例："0x0000"）。
bank	integer	ロード先の PSRAM バンク番号。
size	hex string	ロードするバイト数（例：4KB の場合は "0x1000"）。
tcycwait	integer	この領域用の追加 T サイクルウェイトステート。
tcycsync	integer	この領域用の T サイクル同期値。

ペルソナ–インターフェース互換性

インターフェース	MZ-700	MZ-1500	MZ-80K	MZ-800	MZ-80A	MZ-2000	MZ-2200	MZ-80B	MZ-2500	Open
RFS	Yes	Yes	Yes	Yes	Yes	Yes	—	—	—	—
TZFS	Yes	—	—	—	—	—	—	—	—	—
MZ-1E05	Yes	Yes	—	Yes	—	—	—	—	—	Yes
MZ80FIO	—	—	Yes	Yes	—	—	—	—	—	—
MZ80AFI	—	—	Yes	Yes	Yes	—	—	—	—	—
MZ-8BFI / E0054PA	—	—	—	Yes	—	Yes	Yes	Yes	Yes	—
MZ-1E14	Yes	Yes	Yes	Yes	—	—	—	Yes	Yes	—
MZ-1E19	Yes	Yes	Yes	Yes	—	Yes	Yes	Yes	Yes	—
MZ-1R12	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes
MZ-1R18	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes
MZ-1R23	—	Yes	—	Yes	—	—	—	Yes	Yes	Yes
MZ-1R37	—	Yes	Yes	Yes	—	—	—	Yes	Yes	Yes
PIO-3034	—	Yes	Yes	Yes	—	—	—	Yes	Yes	Yes
Celestite	—	Yes	—	Yes	—	—	—	Yes	Yes	Yes
MZ-8BIO3	Yes	Yes	—	Yes	—	—	—	Yes	—	Yes
MZ-1E24	Yes	Yes	—	Yes	—	—	—	Yes	—	Yes
MZ-1E30	—	—	—	—	—	—	—	Yes	Yes	—

組み込みドライバー

Sharp MZ シリーズ（INCLUDE_SHARP_DRIVERS）

ドライバー	タイプ文字列	説明
MZ700.c	MZ700	Sharp MZ-700 のバンク切り替え、ビデオ、キーボード I/O
MZ80A.c	MZ80A	Sharp MZ-80A — モニター ROM（SA-1510）、VRAM、Intel 8253 PIT エミュレーション、8255 PPI、MEMSW/MEMSWR メモリスワップ（CP/M バンク切り替えを含む）、物理＋仮想ミックスドモード対応、および RFS、MZ80AFI、MZ-1E14、MZ-1E19、MZ-1R12、MZ-1R18 サブインターフェース対応
MZ2000.c	MZ2000	Sharp MZ-2000 — BST/NST メモリモード切り替え、キャラクター＋グラフィックス VRAM オーバーレイ、8253 PIT、8255 PPI、Z80 PIO、MB8866 FDC。物理モード（ブート/通常モードの自動検出を備えたドロップイン Z80 置換）と仮想モード（IPL ROM ミラーリングを備えた PSRAM ベースの完全エミュレーション）の両方をサポート
MZ2200.c	MZ2200	Sharp MZ-2200 — BST/NST メモリモード切り替え、VRAM オーバーレイ、8253 PIT、8255 PPI、Z80 PIO、MB8866 FDC、カラー CRT
MZ80B.c	MZ80B	Sharp MZ-80B — 2K IPL ROM、BST/NST、モノクロディスプレイ、デュアル GRPH ページ、8253 PIT、8255 PPI、Z80 PIO
MZ2500.c	MZ2500	Sharp MZ-2500（SuperMZ）— 8 ページ MMU（64 ブロック）、MZ-2000/MZ-80B 互換モード、YM2203、G-CRTC、MB8876 FDC、パレット、割り込みコントローラー。仮想モードはカスタム fetchByte/RETI ハンドラー（ゲートアレイクロッキング用の物理 M1 バスサイクル）を介した割り込み駆動ソフトウェア、スパース/連続自動検出付き D88 ネイティブディスクフォーマット、初期化中のワンショット割り込み抑制をサポート
MZ1500.c	MZ1500	Sharp MZ-1500 — 内蔵 Quick Disk ドライブ、PCG、ステレオ PSG サウンド（SN76489AN）、Z80 PIO プリンターインターフェース、8253 PIT、DIP スイッチによる MZ-700/MZ-1500 モード選択を備えた MZ-700 のスーパーセット。サブインターフェース：RFS、MZ-1E05、MZ-1E14、MZ-1E19、MZ-1R12、MZ-1R18、MZ-1R23、MZ-1R37、PIO-3034、Celestite
MZ80K.c	MZ80K	Sharp MZ-80K — SP-1002 モニター ROM（0x0000–0x0FFF）、2KB VRAM（0xD000–0xD7FF）、8255 PPI / 8253 PIT / LS367 キーボード（0xE000–0xE7FF）、ネイティブ MZ-80FD ブート ROM（0xF000–0xF3FF）、CP/M 用の MEMSW/MEMSWR メモリスワップ。物理モード＋仮想モード（物理モード CP/M はドライバーごとの Z80 アクセスリマップを使用、純正 CP/M には仮想モードが必要）。2 つのフロッピーパス：ネイティブ MZ80FIO（T3444M）— オリジナルの MZ-80FD インターフェースで、すべての MZ-80K ディスクをブート/読み取り可能。および MZ80AFI（MZ-80A FDC）— CP/M 用で、MZ-80K CP/M をブートし、CP/M 内（C:/D:）で MZ-80K CP/M ディスクを読み取り可能。一度にアクティブになるフロッピーインターフェースは 1 つのみで、両方が存在する場合は MZ80FIO が優先されます。サブインターフェース：RFS、MZ80FIO、MZ80AFI、MZ-1E14、MZ-1E19、MZ-1R12、MZ-1R18、MZ-1R37、PIO-3034
MZ800.c	MZ800	Sharp MZ-800 — デュアルモードドライバー（MZ-700 互換 + ネイティブ MZ-800）。GDG ディスプレイモードレジスタ（ポート 0xCE）をスヌープして動的にモードを切り替えます。ネイティブモードでは 320×200 / 640×200 グラフィックス（VRAM プレーン 0x8000–0xBFFF）、4/16 色パレット、ポートマップされた GDG I/O（0xCC–0xCF、パレット 0xF0）、Z80-PIO デイジーチェーンを介した IM2 ベクター割り込みを追加します。MZ-700 モードではメモリマップされた 8255/8253（0xE000–0xE7FF）とテキスト VRAM（0xD000）を使用します。SN76489 PSG（0xF2）、WD1773 FDC（0xD8–0xDF）、QuickDisk（0xF4–0xF7）、メモリバンキングポート 0xE0–0xE6。仮想モードでは、実バス上で物理 RETI を再生して PIO の in-service ラッチをサービスします。
MZ80AFI.c	MZ80AFI	Sharp MZ-80A フロッピーインターフェース — MZ-80A AFI フロッピーディスクコントローラーをエミュレートします
MZ80FIO.c	MZ80FIO	Sharp MZ-80FD/MZ-80FIO フロッピーインターフェース（MZ-80K）— 0xF000–0xF3FF の FDIF ブート ROM、ポート 0xF8–0xFB の T3444M、最大 4 ドライブ、実行時ディスク交換
T3444M.c	(MZ80FIO が使用)	Toshiba T3444M/T3444A FDC — MZ-80K ネイティブフロッピー。CPC 拡張 DSK、35 トラック、2 ヘッド、16 セクター/トラック、128 バイト FM セクター。堅牢な Track-Info DSK パーサー、4 ドライブイメージ同時対応
WD1773.c	WD1773	WD1773 FDC — 80 トラック、2 ヘッド、8 セクター DSK/RAW/D88 イメージ
QDDrive.c	QDDRIVE	Sharp QuickDisk ドライブ — スパイラルトラックデータ、モーター制御、非同期 SDカード I/O を備えたフル Z80 SIO/2 エミュレーション
RFS.c	RFS	ROM ファイリングシステム — SDカードからの MZF ロード、CP/M、BASIC
TZFS.c	TZFS	TranZPUter ファイリングシステム — 動作するマルチバンクモニター + CP/M ファイリングシステム、MZ-700 ペルソナで選択可能。tranZPUter メモリモードはポート 0x60 経由、仮想 K64F サービスプロセッサーは OUT (0x68) 経由、CP/M セクター I/O は ESP32 経由。ROM roms/tzfs.bin は TZFS/asm/tzfs.asm から
MZ-1E05.c	MZ1E05	Sharp MZ-1E05 フロッピーディスクインターフェースユニット（WD1773 ベース）
MZ8BFI.c	MZ8BFI / E0054PA	MZ-2000 フロッピーディスクインターフェース — ドライバー ROM なしの MB8866 FDC（コードは IPL 内）。D88 フォーマット対応。
MZ-1E14.c	MZ1E14	BIOS ROM 付き MZ-1E14 QuickDisk コントローラー（MZ-700/MZ-800）
MZ-1E19.c	MZ1E19	BIOS ROM なしの MZ-1E19 QuickDisk コントローラー
MZ-1R12.c	MZ1R12	32KB バッテリーバックアップ RAM ボード（SDカードに永続化）
MZ-1R18.c	MZ1R18	64KB RAM 拡張ボード
MZ-1R23.c	MZ1R23	MZ-1R23 128KB 漢字 ROM（16×16 JIS パターン）および MZ-1R24 256KB 辞書 ROM。ROM ファイルは SDカードからロードされます。I/O ポート B8h–B9h、自動インクリメント読み取り
MZ-1R37.c	MZ1R37	MZ-1R37 640KB EMM（拡張メモリマネージャー）— I/O ポートアドレスラッチング付きの 20 ビットアドレス空間
PIO-3034.c	PIO3034	IO DATA PIO-3034 320KB EMM — 自動インクリメントデータポート付きの 19 ビットアドレスカウンター
Celestite.c	Celestite	Celestite 複合ボード — Wiznet W5100 Ethernet コントローラー（レジスターエミュレーション）、割り込みコントローラー、UFM、統合された MZ-1R12 32KB CMOS RAM（64KB に拡張可能）、オプションの MZ-1R37 640KB EMM。I/O ポート 60h–6Fh。JSON param 配列内の ip パラメータが netfs.py ファイルサーバーアドレスを設定します（例："192.168.1.210:6800"）。Phase 2：ESP32 ブリッジを介した実際の TCP/IP ネットワーキング — W5100 ソケットコマンドが実際の BSD ソケット操作のために ESP32 に転送されます。NET_CFG、NET_SOCK、NET_SEND、NET_RECV、NET_PING のコア間 IPC
MZ8BIO3.c	MZ-8BIO3	RS-232C シリアルカード（BI コネクター）、ポート 0xB0–0xB3（ベースは設定可能）でエミュレートされた Z80 SIO。チャンネル A/B は USB CDC シリアルポート 2 および 3 にブリッジされます。ROM なし。
MZ1E24.c	MZ-1E24	RS-232C シリアルカード（Sharp ST コネクター）。コネクター配線が異なる点を除き MZ-8BIO3 と同じ。
Z80SIO.c	(MZ-8BIO3 / MZ-1E24 が使用)	レジスターレベルで正確な Zilog Z80 SIO/2：WR0–WR7、RR0–RR2、Z80 モード 2 ベクター割り込み、4 レベルの in-service デイジーチェーン、status-affects-vector。ロックフリー SPSC リングが Z80 コア（コア 1）と USB CDC サービス（コア 0）をブリッジします。
SASI.c + MZ1E30.c	MZ-1E30	MZ-1E30 SASI ハードディスクコントローラー — MZ-2500/MZ-80B 用の Sharp MZ-1E30 SASI（Shugart Associates System Interface）ハードディスクコントローラーをエミュレートします。最大 4 ディスクターゲット（各約 21.4 MB、256 バイトブロック）、32KB IPL ROM（ポート 0xA8–0xA9 を介して I/O アクセス）、SDカードのディスクイメージからのオンデマンドセクター I/O。SASI コマンド：TEST_UNIT_READY、REQUEST_SENSE、READ(6)、WRITE(6)、SEEK(6)、INQUIRY。I/O ポート 0xA4–0xA5（SASI データ/制御）
PIT8253.c	PIT8253	スタンドアロン Intel 8253 PIT エミュレーション — 全 6 カウンターモード、BCD/バイナリ、ラッチ、LSB/MSB 読み取り/ロード
PPI8255.c	PPI8255	スタンドアロン Intel 8255 PPI エミュレーション — モード 0 I/O、ビットセット/リセット、出力コールバック、入力インジェクション

Amstrad PCW シリーズ（INCLUDE_AMSTRAD_DRIVERS）

ドライバー	タイプ文字列	説明
PCW9512.c	PCW9512	Amstrad PCW-9512 — Z80A @ 4MHz、4 バンク 16KB ページ切り替え（ポート F0–F3）付き 512KB RAM、ビデオ/システムクロック/FDC ルーティング/モーター制御用のゲートアレイ（ASIC）（ポート F8）、8041 デイジーホイールプリンターコントローラー（ポート FC–FD）、ブートストラップシーケンスエミュレーション。仮想モードと物理モードに対応
uPD765.c	—	NEC uPD765 FDC エミュレーション — CPC DSK フォーマット対応（ポート 00–01）。ゲートアレイコマンド：ブートストラップ終了、再起動、FDC INT ルーティング（NMI/INT/無視）、ターミナルカウント、モーターのオン/オフ。注入された Z80 コードによる物理ディスクイメージング。再利用可能な FDC モジュール（Sharp 用の WD1773.c に相当）

Tatung Einstein シリーズ（INCLUDE_TATUNG_DRIVERS）

ドライバー	タイプ文字列	説明
EinsteinTC01.c	EinsteinTC01	Tatung Einstein TC-01 — Z80A @ 4MHz、64KB RAM + 8KB 切り替え可能 ROM（X-TAL MOS）、ポート 0x24 経由の ROM/RAM トグル、アクセス間タイミング強制（約 2us のギャップ）付き TMS9129 VDP、AY-3-8910 PSG（ポート 0x02-0x03）、Z80 CTC（ポート 0x28-0x2B）、Z80 PIO（ポート 0x30-0x33）、キーボードインターフェース（ポート 0x20）。仮想モードと物理モードに対応
EinsteinFDC.c	—	Einstein FDC サブインターフェース — 2 ドライブ、DSK/D88 フォーマット対応。物理ディスクイメージング：物理フロッピーを DSK へ読み取り、DSK を物理フロッピーへ書き込み
WD1770.c	—	WD1770 FDC エミュレーション — 拡張 CPC DSK、D88、標準 DSK フォーマット対応。40 トラック、1 ヘッド、10 セクター、512 バイト（200KB ディスク）。WD1770 ベースのマシン用の再利用可能な FDC モジュール（Sharp が使用する WD1773.c とは別）

TZFS — モニター + CP/M モデル（MZ-700 ペルソナ） メモリモードエミュレーション（ポート 0x60） 仮想 K64F サービスプロセッサー（ポート 0x68）

OpenZ80 — 実験者向けペルソナ（INCLUDE_OPEN_DRIVERS）

Driver	Type String	Description
Open.c	Open	バニラ / 実験者向け Z80 ペルソナ — マシンハードウェアなし。物理パススルー、または 0x0000 からのドライバーレベル ROM ロードを伴うフラットな 64K 仮想 RAM
MZ-1R12.c	MZ1R12	MZ-1R12 32K RAM ファイルカード（デフォルトベース 0xF8、再配置可能）
MZ-1R18.c	MZ1R18	MZ-1R18 64K RAM ボード（デフォルトベース 0xEA、再配置可能）
MZ-1R23.c	MZ1R23	MZ-1R23 漢字 / MZ-1R24 辞書 ROM ボード（デフォルトベース 0xB8、再配置可能）
MZ-1R37.c	MZ1R37	MZ-1R37 640K EMM（デフォルトベース 0xAC、再配置可能）
PIO-3034.c	PIO3034	PIO-3034 パラレル EMM / パラレル I/O（デフォルトベース 0x00、再配置可能）
MZ8BIO3.c / MZ1E24.c	MZ8BIO3 / MZ1E24	デュアル RS-232C シリアルカード（Z80 SIO、デフォルトベース 0xB0、再配置可能。チャンネル A/B は USB CDC 2/3）
MZ-1E05.c	MZ1E05	WD1773 フロッピーインターフェース（デフォルトベース 0xD8、再配置可能。FDC ブート ROM が必要）
Celestite.c	Celestite	Celestite ESP32 LAN ボード（デフォルトベース 0x60、再配置可能）

---

仮想 CMT（カセット）ユニット

2 つのハードウェアファミリー、1 つのエンジン

ファミリー	マシン	バス / ポート	ボーレート	半波（0 / 1）
SIMPLE	MZ-80K / MZ-80A / MZ-700 / MZ-800	8255 のモーター オン/オフ、リニアテープ。E000–E003 のメモリマップド 8255（MZ-800 は代わりに I/O ポート D0–D3 を使用）	1200 ボー	0 ≈ 504 µs、1 ≈ 958 µs（MZ-800 は ≈ 379 / 964 µs に短縮）
CONTROLLED	MZ-80B / MZ-2000 / MZ-2200 / MZ-2500	コンピューター制御のトランスポート（PLAY / STOP / FF / REW / EJECT ＋ APSS プログラムサーチ）。E0–E3 で ioPtr[] をフック	2000 ボー	≈ 333 / 667 µs（≈ 1800 ボーのバリアント）

仮想テープ — 順序付きキュー

実機 ↔ 仮想 — パススルー、重畳、抑制

録音（SAVE）— 波形デコーダー

CMT/taperecord_<name>_<YYYYMMDD_HHMMSS>.mzf

再生エンジンとドライバーの内部構造

---

TZFS からの MZ-800 フロッピーブート

TZFS ブートローダー — GETBOOTDSK と 8253 の制御

MZ-1E05 A10 トグルフェッチハンドラー

TZMM_DSKLOAD / TZMM_DSKRUN メモリモード

cgWindow PCG フォントトラッキング（MZ-800）

TZFS への復帰リストア

関連するバグ修正

---

仮想ハードウェアフレームワーク

ハンドラー関数のシグネチャ

/* Memory read handler */
uint8_t mem_read_handler(uint16_t addr, void *ctx);

/* Memory write handler */
void mem_write_handler(uint16_t addr, uint8_t data, void *ctx);

/* I/O read handler */
uint8_t io_read_handler(uint8_t port, void *ctx);

/* I/O write handler */
void io_write_handler(uint8_t port, uint8_t data, void *ctx);

新しいドライバーの作成

---

仮想ペリフェラルデバイス

デバイスカタログ

name	モデル化されたチップ	ピン数	デコードサイズ	サービスコア
Z80DMA	Zilog Z8410 ダイレクトメモリアクセスコントローラー	10	1	コア 1
Z80CTC	Zilog Z8430 カウンター / タイマー回路	10	4	コア 0
Z80PIO	Zilog Z8420 パラレル入出力コントローラー	23	4	コア 1
PIT8253	Intel 8253 / 8254 プログラマブルインターバルタイマー	6	4	コア 0
PPI8255	Intel 8255 プログラマブルペリフェラルインターフェース	24	4	コア 1
WD1773	Western Digital WD1773 フロッピーディスクコントローラー	5	8	コア 1
SignalPort	実在のチップではありません — テストおよびブリッジ用ポート	16	1	コア 1

デバイスの宣言

キー	型	必須	デフォルト	説明
name	string	はい	—	上記カタログのチップタイプ。大文字小文字は区別されません。認識されない名前はログメッセージを出してスキップされます。
addr	number	はい	—	デコードのベースアドレス。
id	string	いいえ	dev<i>N</i>	インスタンスラベル。配線時にこのチップを参照するために使用します。最大 11 文字で、それより長い名前は切り詰められます。
type	string	いいえ	"IO"	アドレス空間 — "MEMORY" はチップをメモリ空間に配置し、それ以外の値は I/O 空間に配置します。
size	number	いいえ	1	デコードされる連続アドレスの個数。
enable	number	いいえ	有効	0 でデバイスを無効化します。false ではなく数値の 0 を使用してください。
busack	number	いいえ	1	このデバイスがバスを保持している間、ホストのバスアクノリッジをアサートします。Z80 DMA 専用。
maxburst	number	いいえ	4096	プロセッサーにバスを返すまでに転送する最大バイト数。Z80 DMA 専用で、0 にするとこのガードが外れます。

"device": [ {
              "name":     "Z80DMA",
              "id":       "dma0",
              "enable":   1,
              "type":     "IO",
              "addr":     0x0F,
              "size":     1,
              "busack":   1,
              "maxburst": 4096
            },
            {
              "name":     "Z80CTC",
              "id":       "ctc0",
              "enable":   1,
              "type":     "IO",
              "addr":     0x10,
              "size":     4
            } ]

デバイス同士の配線 — インターリンク

キー	型	必須	説明
dst	string	はい	この配線が駆動する単一の入力ピン。各入力を駆動できる配線はちょうど 1 本だけです。
src	array	はい	1 個から 8 個のソース項。項はピン参照、またはリテラル文字列 "0" / "1" です。先頭に ! を付けるとその項が反転します。
op	string	いいえ	複数のソースを結合する方法 — BUF、NOT、AND、OR、NAND、NOR、XOR、XNOR。ソースが 1 個なら BUF、2 個以上なら OR がデフォルトです。
enable	number	いいえ	0 でこの配線を無効化します。
name	string	いいえ	自分用のラベル。ファームウェアは無視します。

ピンを駆動する 3 つの方法

{ "name": "フロッピーのデータリクエストが DMA を駆動する",
  "dst":  "dma0.RDY",
  "src":  [ "fdc0.DRQ" ] }

{ "dst": "dma0.CE",   "src": [ "0" ] }      /* Low に固定  - 常時選択される     */
{ "dst": "dma0.WAIT", "src": [ "1" ] }      /* High に固定 - 決してアサートされない */

/* どちらのタイマー出力も High でない間だけ DMA が動作する。                  */
{ "name": "タイマーが DMA をゲートする",
  "dst":  "dma0.RDY",
  "op":   "NOR",
  "src":  [ "ctc0.ZCTO0", "ctc0.ZCTO1" ] }

/* ポート A のビット 1 を反転してポート B のビット 0 を駆動する。             */
{ "dst": "pio0.B0", "src": [ "!pio0.A1" ] }

{ "name": "割り込みチェーン",
  "dst":  "cpu.INT",
  "op":   "AND",
  "src":  [ "dma0.INT", "ctc0.INT", "pio0.INT" ] }

割り込み優先度 — デイジーチェーン

/* ctc0 が最上位、次に dma0、その次に pio0。                                  */
{ "dst": "ctc0.IEI", "src": [ "1" ] },
{ "dst": "dma0.IEI", "src": [ "ctc0.IEO" ] },
{ "dst": "pio0.IEI", "src": [ "dma0.IEO" ] }

デバイスのピン配置

cpu — プロセッサー擬似デバイス

ピン	方向	アイドル	機能
INT	入力	1	マスカブル割り込み要求。CPU 上で唯一機能する接続先です。Low に駆動すると割り込みが発生します。
BUSACK	出力	1	バスアクノリッジ。宣言のみ — まだ駆動されないため常に High を読み取ります。
BUSRQ, NMI, RESET, WAIT	入力	1	宣言のみ — これらを配線してもまだ効果はありません。
M1, CLK, HALT	出力	—	宣言のみ — まだ駆動されません。

Z80DMA — ダイレクトメモリアクセス（Z8410）

ピン	方向	アイドル	機能
RDY	入力	1	ペリフェラルからの転送要求。唯一機能する入力です。そのアクティブ極性は設定ではなくチップの WR5 レジスターで決まります。アクティブ状態への遷移で転送が始まります。
BUSREQ	出力	1	バスリクエスト、負論理、オープンドレイン。DMA がバスを保持している間 Low に駆動されます。
INT	出力	1	割り込み要求、負論理、オープンドレイン。
IEI	入力	1	割り込み優先度入力。前段チップの IEO から配線するか、チェーンの先頭なら 1 に結線します。
IEO	出力	1	割り込み優先度出力。次段チップの IEI へ配線します。
BAI, CE, WAIT, M1	入力	1	宣言のみ — モデルはこれらを参照しません。
BAO	出力	1	宣言のみ — まだ駆動されません。

Z80CTC — カウンター / タイマー（Z8430）

ピン	方向	アイドル	機能
CLKTRG0 … CLKTRG3	入力	0	チャンネル 0 から 3 のクロックまたはトリガー入力。有効エッジはチャンネル制御ワードで選択します。
ZCTO0 … ZCTO2	出力	0	チャンネル 0 から 2 のゼロカウント / タイムアウト出力。短いパルスとして出力されます。チャンネル 3 には出力ピンがありません — 実デバイスとまったく同じです。
INT	出力	1	割り込み要求、負論理、オープンドレイン。
IEI	入力	1	割り込み優先度入力 — デイジーチェーンを参照。
IEO	出力	1	割り込み優先度出力。

Z80PIO — パラレル入出力（Z8420）

ピン	方向	アイドル	機能
A0 … A7	双方向	1	ポート A のデータビット。方向は実行時に Z80 がプログラムしたモードに従います。
B0 … B7	双方向	1	ポート B のデータビット。
ASTB, BSTB	入力	1	ポートストローブ入力、負論理。有効なのは立ち上がりエッジです。
ARDY, BRDY	出力	0	ポートハンドシェイクのレディ出力、正論理。
INT	出力	1	割り込み要求、負論理、オープンドレイン。
IEI	入力	1	割り込み優先度入力 — デイジーチェーンを参照。
IEO	出力	1	割り込み優先度出力。

PIT8253 — インターバルタイマー（8253 / 8254）

ピン	方向	アイドル	機能
GATE0 … GATE2	入力	1	カウンターのゲート入力。モード 0、2、3、4 はレベルに応答し、モード 1 と 5 は立ち上がりエッジでトリガーされます。
OUT0 … OUT2	出力	1	カウンター出力。

PPI8255 — パラレルインターフェース（8255）

ピン	方向	アイドル	機能
PA0 … PA7	双方向	1	ポート A のデータビット。
PB0 … PB7	双方向	1	ポート B のデータビット。
PC0 … PC7	双方向	1	ポート C のデータビット。上位半分と下位半分は独立した方向を持ちます。

WD1773 — フロッピーディスクコントローラー

ピン	方向	アイドル	機能
DDEN	入力	1	倍密度選択、負論理。Low レベルで MFM が選択されます。
WPRT	入力	1	ライトプロテクト、負論理。
INTRQ	出力	0	割り込み要求。Zilog のチップとは異なり、このデバイスでは正論理です。
DRQ	出力	0	データリクエスト。DMA の RDY ピンを駆動することを想定しています。
MOTOR	出力	0	モーターオン。

SignalPort — テストおよびブリッジ用ポート

ピン	方向	アイドル	機能
IN0 … IN7	入力	0	Z80 がこのポートを読み取ると、これら 8 本のレベルがビット 0 から 7 として返ります。
OUT0 … OUT7	出力	0	Z80 が書き込むと、これら 8 本のレベルが駆動されます。

実例 — Z80 DMA を追加する

"device": [ { "name": "Z80DMA", "id": "dma0", "enable": 1,
              "type": "IO", "addr": 0x0F, "size": 1,
              "busack": 1, "maxburst": 4096 },

            { "name": "Z80CTC", "id": "ctc0", "enable": 1,
              "type": "IO", "addr": 0x10, "size": 4 } ],

"interlink": [
    /* DMA の未使用入力。状態を明示するため固定レベルに結線する。              */
    { "name": "dma バスアクノリッジ",   "dst": "dma0.BAI",  "src": [ "cpu.BUSACK" ] },
    { "name": "dma チップイネーブル",   "dst": "dma0.CE",   "src": [ "0" ] },
    {                                "dst": "dma0.WAIT", "src": [ "1" ] },
    {                                "dst": "dma0.IEI",  "src": [ "1" ] },
    {                                "dst": "dma0.M1",   "src": [ "1" ] },

    /* CTC の未使用トリガー入力。                                             */
    { "dst": "ctc0.CLKTRG2", "src": [ "0" ] },
    { "dst": "ctc0.CLKTRG3", "src": [ "0" ] },
    { "dst": "ctc0.IEI",     "src": [ "1" ] },

    /* 2 つのタイマー出力が NOR ゲートを介して転送要求をゲートする。          */
    { "name": "タイマーが dma をゲートする",
      "dst":  "dma0.RDY", "op": "NOR",
      "src":  [ "ctc0.ZCTO0", "ctc0.ZCTO1" ] },

    /* どちらの割り込み出力もオープンドレインで、CPU へワイヤード AND する。  */
    { "name": "割り込みチェーン",
      "dst":  "cpu.INT", "op": "AND",
      "src":  [ "dma0.INT", "ctc0.INT" ] } ]

上限と現在の制約

上限	値	備考
デバイス数	8	それ以降のエントリーは無視されます。
シグナル総数	96	すべてのデバイスにわたる合計に、CPU の 9 本のピンを加えたもの。
インターリンクの配線数	48	それ以降のエントリーは無視されます。
配線あたりのソース数	8	それ以降の項は無視されます。
収束の反復回数	8	相互結合ラッチには十分な回数です。真の発振は報告されます。
デバイス識別子	11 文字	それより長い識別子は切り詰められます。

---

ICE（デバッグシェル）

USB CDC シリアルチャンネル

アーキテクチャ

コマンドリファレンス

コマンド	構文	説明
help	help	全コマンドを列挙
regs	regs	すべての Z80 レジスタ、フラグ、サイクルカウントをダンプ
dm	dm <p|f|v|r> <addr> [len]	メモリをダンプ（physical / fetch / virtual / RP2350）
search	search [p|v] <start> <end> <hex..>|"text"	バイトパターンまたは ASCII テキスト文字列でメモリを検索。p = 物理バス、v = 仮想 PSRAM、省略でマップ済み。マッチは 8 バイトのコンテキスト付きで表示。物理/マップ済みアクセスでは CPU を自動ホールド。パターンは最大 32 バイト
cmp	cmp [f] <phys> <virt> <len>	物理バスメモリを仮想 PSRAM と比較
dis	dis [p|v] [addr] [count]	Z80 コードを逆アセンブル
asm	asm [addr]	インタラクティブな Z80 アセンブラー
memmap	memmap [block]	メモリバンクポインタテーブルを表示
memptr	memptr [addr]	PSRAM の memPtr テーブルを表示
iomap	iomap [port]	I/O ポートハンドラーテーブルを表示
status	status	システムステータス（CPU 周波数、PSRAM、稼働時間）
ver	ver	ファームウェアバージョンとパーティション情報
drivers	drivers	アクティブなドライバーとインターフェースを列挙
hold	hold	CPU エミュレーションを一時停止（無音で）
release	release	CPU エミュレーションを再開
break	break	実行中の Z80 を停止し、停止した場所を報告 — PC、実行しようとしている命令（バイト＋逆アセンブル）、および全レジスタダンプ。（無音で一時停止する）hold とは異なり、break は状態を表示するため、実行がどこにあるか（例：ループにはまっているとき）を正確に確認できます。break を再発行すると状態を再表示します。go/cont で再開するか、step でシングルステップします。Z80 がリセットでホールドされているか、そのクロックがゲートされている場合はタイムアウト（約 3 秒）
go	go	継続（ホールドを解除、ブレークポイントは有効）
cont	cont	go のエイリアス。実行を継続（ホールドを解除、ブレークポイントは有効）
step	step [n]	n 命令をシングルステップ
bp	bp <addr>	ブレークポイントを設定（最大 8）
bc	bc <n|*>	ブレークポイント n またはすべてをクリア
bl	bl	ブレークポイントを列挙
wm	wm [p|v] <addr> <byte>...	メモリに書き込み（物理/仮想/自動）
fill	fill [p|v] <addr> <len> [w|d] <val>	メモリを定数値で埋める
copy	copy <pv|fp|vp> <src> <len> <dst>	物理と仮想の間でメモリをコピー
memtest	memtest <addr> <len> [pattern]	物理メモリをテスト（write+read、write+fetch、インターリーブ）
in	in <port>	Z80 I/O ポートを読み取り
out	out <port> <byte>	Z80 I/O ポートに書き込み
trace	trace <on|off|dump [n]|clear|rt|byte ...>	実行トレース制御。rt はリアルタイムトレース出力を有効化、byte はバイトレベルトレースを有効化
verify	verify <on|off>	完全なオペコードフェッチ検証をトグル
fwait	fwait <0-4>	追加の M1（オペコードフェッチ）ウェイトステートを強制。0 = オフ（デフォルト）
iowait	iowait <0-8>	追加の I/O サイクルウェイトステートを強制。0 = オフ（デフォルト）
corrupt	corrupt [clear]	検出されたフェッチ破損を表示またはクリア
fdctrace	fdctrace <on|off|dump>	FDC I/O トレースを有効化/無効化。dump は直近 64 操作を表示
qdtrace	qdtrace <on|off|dump>	Quick Disk I/O トレースを有効化/無効化。dump は直近 64 操作を表示
piodbg	piodbg [clear]	RP2350 PIO ハードウェア診断を表示（FDEBUG、FSTAT、FIFO、PC、GPIO）。clear はスティッキーフラグをリセット
load	load <p|v> <file> <addr> [len] [ofs]	ESP32 SDカードから Z80 メモリにファイルをロード。p = 物理バス、v = 仮想 PSRAM バンク 0。file は /sdcard/ からの相対パス。len を省略するとファイル全体をロード（最大 64KB）、指定すると最大 1MB。オプションの ofs でファイルオフセット指定。物理書き込みでは CPU を自動ホールド。PSRAM バンク 63 をスクラッチバッファとして使用
save	save <p|pf|v> <file> <addr> <len>	Z80 メモリを ESP32 SDカード上のファイルに保存。p = 物理バス、pf = 物理フェッチ（M1）、v = 仮想 PSRAM バンク 0。file は /sdcard/ からの相対パス。最大 64KB。物理読み取りでは CPU を自動ホールド。物理読み取り中は周期的な DRAM リフレッシュ
dir	dir [path]	ESP32 SDカード上のファイルを列挙。オプションのパスは /sdcard/ からの相対パス。ファイル名とサイズを表示
echo	echo [on|off]	端末エコーをトグル
reset	reset	Z80 リセットを強制
set	set <reg|flags|memmap|memptr|iomap> <idx> <val>	Z80 レジスタ、フラグ、メモリマップ、memPtr、または I/O マップエントリを実行時に変更
hist	hist [n]	コマンド履歴を表示（ESP32 NVS を介してセッション間で保持）
savehst	savehst	コマンド履歴を ESP32 NVS に強制保存
ipl	ipl	8255 PPI のポート C ビット 3 をトグルして IPL リセット（BST モード）を実行。完全な Z80 リセットなしでブートモードにリセット
mmutrace	mmutrace	マシン固有のトレース情報（MMU 状態、I/O レジスタスナップショット）をダンプ。出力は登録されたトレースハンドラーによってペルソナごとに異なる
intcount	intcount	割り込みアクノリッジカウントと現在の割り込み状態を表示
psync	psync [start end]	物理メモリを PSRAM に同期。オプションのアドレス範囲。デフォルトは全アドレス空間
dskimage	dskimage read <filename> [cylinders] [heads] / dskimage write <filename>	物理フロッピーディスクを SDカード上の DSK ファイルにイメージ化（read）、または SDカードの DSK ファイルを物理フロッピーに書き込み（write）。dskimage <filename> はデフォルトで read（後方互換）。省略時はジオメトリを自動検出
busdiag	busdiag	バス診断を表示（PIO 状態、信号レベル、バス競合）
fdcimage	fdcimage	FDC イメージングのステータスと進捗を表示
fdcdiag	fdcdiag	FDC 診断情報を表示（コントローラー状態、レジスタダンプ）
gadiag	gadiag	ゲートアレイ診断情報を表示（コマンド状態、割り込みルーティング）

---

ESP32 コプロセッサ

ネットワーキングモード

モード	設定ファイル	WiFi	USB NCM	コンソール	FCC/RED 要否
WiFi のみ	sdkconfig.mode_wifi_only	Yes	No	USB Serial/JTAG	Yes
WiFi + NCM	sdkconfig.mode_wifi_and_ncm	Yes	Yes	TinyUSB CDC-ACM	Yes
NCM のみ	sdkconfig.mode_ncm_only	No	Yes	TinyUSB CDC-ACM	No

SDカードインターフェース

ウェブサーバー

RP2350 ↔ ESP32 コマンドプロトコル

ネットワーク IPC コマンド

コマンド	オペコード	説明
IPCF_CMD_NET_CFG	0x10	ESP32 ネットワーク設定を取得 — IP アドレス、ゲートウェイ、サブネットマスク、MAC アドレスを返します
IPCF_CMD_NET_SOCK	0x11	ソケットライフサイクル操作 — ソケットの open、connect、listen、close、または disconnect
IPCF_CMD_NET_SEND	0x12	open されたソケットにデータを送信
IPCF_CMD_NET_RECV	0x13	open されたソケットからデータを受信
IPCF_CMD_NET_PING	0x14	ICMP エコー要求（ping）

---

ウォッチドッグとブート診断

ブート進捗の追跡

スクラッチレジスタ	名前	内容
scratch[0–3]	ブート履歴	直近 4 回のリセット試行 — 各エントリは (attempt_count << 24) | (stage << 16) | (resetCause & 0xFFFF) をエンコード。各ウォッチドッグリセットでエントリがシフト：[0]←[1]←[2]←[3]←current。
scratch[4]	SPI 診断	FSPI リンク用のパックされた診断カウンター：ブレッドクラム、メッセージタイプ、T1/T3 タイムアウトカウンター、不正フレーム数、OK 数。
scratch[5]	マジックマーカー	スクラッチレジスタが有効なブート進捗データを含むことを示すために 0xB00710BE に設定。
scratch[6]	現在のステージ	最新のブートステージコード（下表参照）。
scratch[7]	リセット原因	ハードウェアリセットコントローラーからのリセット原因コード。

コード	ステージ	説明
0x01	BOOTP_START	エントリポイントに到達
0x02	BOOTP_CLK_SET	システムクロックを構成
0x03	BOOTP_PSRAM_INIT	PSRAM 初期化開始
0x04	BOOTP_PSRAM_OK	PSRAM 初期化成功
0x05	BOOTP_STDIO_INIT	USB stdio 初期化
0x06	BOOTP_PIO_INIT	PIO ステートマシンをロード
0x07	BOOTP_Z80_INIT	Z80 CPU コンテキスト初期化
0x08	BOOTP_USB_INIT	USB ブリッジ初期化
0x0A	BOOTP_ESP_HS_SYNC	ESP32 SPI ハンドシェイク同期
0x0B	BOOTP_CORE1_LAUNCH	コア 1 起動
0x0D	BOOTP_FSPI_INIT	FSPI バイナリ IPC 初期化
0x0E	BOOTP_ESP_INIT	ESP32 通信準備完了
0x10	BOOTP_MAIN_LOOP	メインループ進入
0x11–0x17	メインループサブステージ	USB ポーリング、コア間、SPI NOP/CMD、タスク
0x20–0x27	コア間コマンド	フロッピーロード、QD ロード、RAMFILE ロード、ファイル I/O

PSRAM 永続ログ（plogf）

フォールト診断

Flash 設定のクリア

---

SWD デバッグ — RP2350

OpenOCD のセットアップ

sudo cp /usr/local/share/openocd/scripts/target/rp2350.cfg \
        /usr/local/share/openocd/scripts/target/rp2350_tzpu.cfg

# Before:
    #target smp $_TARGETNAME_0 $_TARGETNAME_1

# After:
    target smp $_TARGETNAME_0 $_TARGETNAME_1

openocd -f interface/cmsis-dap.cfg -f target/rp2350_tzpu.cfg -c "adapter speed 5000"

GDB の設定

set history save on
set history filename ~/.gdb_history
set history size 65536
add-auto-load-safe-path /path/to/project/build/bin/model/BaseZ80/.gdbinit
add-auto-load-safe-path /path/to/project/build/bin/model/Bootloader/.gdbinit

ブートローダーのデバッグ

# Terminal 1 — Core 0 (port 3333)
cd build/bin/model/Bootloader
cp ../../../../.gdbinit.bootloader.3333 .gdbinit
gdb-multiarch Bootloader.elf

# Terminal 2 — Core 1 (port 3334)
cd build/bin/model/Bootloader
cp ../../../../.gdbinit.bootloader.3334 .gdbinit
gdb-multiarch Bootloader.elf

メインファームウェアのデバッグ

# Terminal 1 — Core 0 (port 3333)
cd build/bin/model/BaseZ80
cp ../../../../.gdbinit.3333 .gdbinit
gdb-multiarch BaseZ80_0x10020000.elf

# Terminal 2 — Core 1 (port 3334)
cd build/bin/model/BaseZ80
cp ../../../../.gdbinit.3334 .gdbinit
gdb-multiarch BaseZ80_0x10020000.elf

# Memory dump (from GDB prompt) — hex + ASCII:
(gdb) xac 0x20000000 64

ESP32 USB デバッグ

# Start OpenOCD for ESP32-S3
openocd -f board/esp32s3-builtin.cfg

# In a second terminal — launch Xtensa GDB
xtensa-esp32s3-elf-gdb esp32/build/main.elf
(gdb) target extended-remote :3333

---

ビルドシステム

CMake ビルドターゲット

ターゲット	出力	Flash アドレス	備考
Bootloader	Bootloader.elf, Bootloader.uf2	0x10000000
BaseZ80_0x10020000	BaseZ80_0x10020000.elf, .bin	0x10020000（スロット 1）	標準（デバッグシェルなし）
BaseZ80_0x10520000	BaseZ80_0x10520000.elf, .bin	0x10520000（スロット 2）	標準（デバッグシェルなし）
BaseZ80_DBGSH_0x10020000	BaseZ80_DBGSH_0x10020000.elf, .bin	0x10020000（スロット 1）	DBGSH — ICE デバッグシェルを含む
BaseZ80_DBGSH_0x10520000	BaseZ80_DBGSH_0x10520000.elf, .bin	0x10520000（スロット 2）	DBGSH — ICE デバッグシェルを含む

主要な CMake ビルドフラグ

フラグ	効果
INCLUDE_SHARP_DRIVERS	すべての Sharp MZ ペリフェラルドライバー（MZ700、MZ80K、MZ800、MZ80A、MZ80B、MZ2000、MZ2200、MZ2500、MZ1500、WD1773、T3444M、QDDrive、RFS、TZFS、MZ-1E05、MZ80AFI、MZ80FIO、MZ8BFI、MZ8BIO3、MZ1E24、Z80SIO、MZ-1E14、MZ-1E19、MZ-1R12、MZ-1R18、MZ-1R23、MZ-1R37、PIO-3034、Celestite、MZ-1E30）をコンパイルに含めます。
INCLUDE_AMSTRAD_DRIVERS	Amstrad PCW ペリフェラルドライバー（PCW9512、uPD765）をコンパイルに含めます。
INCLUDE_TATUNG_DRIVERS	Tatung Einstein ペリフェラルドライバー（EinsteinTC01、EinsteinFDC、WD1770）をコンパイルに含めます。
TARGET_MODEL_TATUNG	Tatung Einstein を排他的なターゲットモデルとして設定します（TatungZ80 ビルドで使用）。
INCLUDE_OPEN_DRIVERS	OpenZ80 実験者向けペルソナ（Open.c）とマシン非依存のインターフェースカード（MZ-1R12/1R18/1R23/1R37、PIO-3034、MZ8BIO3、MZ1E24、Z80SIO、MZ-1E05、WD1773、Celestite）をコンパイルに含めます。
TARGET_MODEL_OPEN	OpenZ80 実験者向けペルソナを排他的なターゲットモデルとして設定します（OpenZ80 ビルドで使用。INCLUDE_OPEN_DRIVERS を有効化します）。
INCLUDE_DBGSH	USB CDC チャンネル 1 上の ICE デバッグシェルをコンパイルに含めます。DBGSH ビルドバリアントにのみ存在します。
CMAKE_BUILD_TYPE=Debug	デバッグシンボルを有効化し、最適化を無効化します。ソースレベルの GDB デバッグに必要です。
CMAKE_BUILD_TYPE=Release	完全な最適化（-O3）。本番ファームウェアに使用します。

ビルドコマンド

# First time: clone and build the SDK
./get_and_build_sdk.sh

# Standard release build (RP2350 only)
./build_tzpuPico.sh

# Debug build
./build_tzpuPico.sh DEBUG

# Full build: RP2350 + ESP32 (ESP32 built via Docker)
./build_tzpuPico.sh ALL

# ESP32 only, using the Docker idf54 alias
cd projects/tzpuPico/esp32
idf54 build

ESP32 ネットワーキングモードの選択

cd esp32/
cp sdkconfig.mode_ncm_only sdkconfig    # NCM only (FCC/RED safe)
# or: cp sdkconfig.mode_wifi_only sdkconfig
# or: cp sdkconfig.mode_wifi_and_ncm sdkconfig
idf.py build
idf.py flash

---

参考サイト

リソース	リンク
picoZ80 プロジェクトページ	/ja/picoz80/
picoZ80 ユーザーマニュアル	/ja/picoz80-usermanual/
pico6502 プロジェクトページ	/ja/pico6502/
RP2350 データシート	datasheets.raspberrypi.com
RP2350 PIO リファレンス	datasheets.raspberrypi.com — Appendix B
Pico SDK ドキュメント	raspberrypi.github.io/pico-sdk-doxygen
ESP32-S3 テクニカルリファレンス	docs.espressif.com
ESP-IDF プログラミングガイド	docs.espressif.com/esp-idf
Zilog Z80 CPU ユーザーマニュアル	zilog.com
OpenOCD ドキュメント	openocd.org
X（Twitter）プロジェクトプレビュー	engineerswork1

---

無線規制に関する注意